课程介绍

关于如何有效利用 Virtex?-4 FPGA 架构资源本课程重点是了解并利用我们最新器件中的新资源及增强的资源。涉及的主题有 Virtex-4 FPGA 简介；数字时钟管理器 (DCM) 和相位匹配时钟分配器 (PMCD)；全局和局部时钟技术、存储器和 FIFO；源同步资源。该课程结合了模块与实验，实际动手实践原理应用。

必备条件

􀂾 基本的数字设计知识         􀂾 了解 Virtex-II(Pro) 和 Virtex-II ProX FPGA 架构 VHDL 或 Verilog 的中级知识

课程概要

􀂾 利用 Virtex-4 全局时钟资源         􀂾 利用 Virtex-4 局部时钟资源         􀂾 利用 Virtex-4 FPGA DCM 进行设计         􀂾 设计 Virtex-4 FPGA PMCD         􀂾 讨论 Virtex-4 FPGA block RAM 和 FIFO 模块         􀂾 利用 DSP48 模块         􀂾 解释源同步资源

实验介绍

实验 1 DCM 时钟                    利用 DCM 和 PMCD 设计时钟管理方案。         实验 2 时钟资源                    利用全局和局部时钟网络。         实验 3 使用源同步 I/O 资源                    针对网络应用创建源同步设计接口。         实验 4 利用 Block RAM 和 FIFO16                    利用 block RAM 的新特性和 FIFO16 专用资源。         实验 5 利用 XtremeDSP 资源                    利用 DSP48 模块。