课程介绍

学习使用 PlanAhead? 软件工具来改善设计性能，获得可重复的结果。主题包括：产品简介、综合和项目技巧、设计分析、创建布局规划、改善性能、实验实现选项、增量设计方法、基于模块的IP 设计和 I/O 引脚分配。

必备条件

􀂾 基本的数字设计知识         􀂾 FPGA 设计基础或相当的 FPGA 架构和 Xilinx ISE? 软件流程的知识

课程概要

􀂾 列出 PlanAhead 的主要特性和优势         􀂾 将设计导入 PlanAhead 项目环境         􀂾 分配最佳的 I/O 引脚位置         􀂾 导入 HDL 源，阐述和分析 RTL 网表         􀂾 分析设计统计数据、连接功能、时序和布局结果         􀂾 运行设计规则检查器（DRC），执行WASSO 分析         􀂾 分区和布局规划设计         􀂾 运行 ExploreAhead 多个实现策略         􀂾 导入并分析实现结果以提升布局规划         􀂾 利用布局规划来改善性能和一致性         􀂾 利用基于模块的设计，并创建可重用IP

实验介绍

实验 1：利用 PlanAhead 工具着手设计         讲述将综合设计导入 PlanAhead 工具以便开始布局规划的步骤。并介绍了工具环境和视图。         实验 2：I/O 引脚分配         介绍用于执行 I/O 引脚分配的 PinAhead 环境。         实验 3：设计分析与探索         介绍工具的分析特性，实现了对潜在设计问题的早期检测、备用器件选择、布局规划入门指导和实现         后的探索。         实验 4：模块划分（Design Partitioning）和顶级布局规划         介绍了布局规划概念。使用自动化划分工具，将顶级布局规划并在分配的资源基础上，改变Pblock 的         大小和形状来进行实验。         实验 5：布局规划         描述如何分析实现结果，并利用这一信息生成旨在提高设计性能的布局。         实验 6：布局规划调整         介绍有助于按时序目标持续收敛的技术。         实验 7：基于模块的设计和 IP 重用         介绍实现基于模块方法的步骤，包括 IP 模块的创建和重用。