课程介绍

这个为期三天的课程将全面的介绍 VHDL 语言。重点是写寄存器传输级(RTL)和行为级源代码。这个课程还将专门介绍Xilinx 的FPGA 器件，用户获取的知识和技巧可应用在任何数字设计中。课程包括深入的讲解和实验来巩固关键概念。您还将了解高级编码技术，这将提升您整体的VHDL 经验，并为您学习高级VHDL 课程作好准备。在这个为期三天的课程中，您将获得极为宝贵的亲自动手实验的机会。参加的学员即使只有很少的VHDL知识，在完成课程之后，也可以完成高效硬件设计、仿真及调试。

必备条件

􀂾 基本的数字设计知识

课程概要

􀂾 用 VHDL 来创建硬件建模         􀂾 声明并使用信号，变量，阵列和记录         􀂾 使用 VHDL 程序陈述         􀂾 创建可综合 RTL 源代码         􀂾 在布局布线之前和之后运行行为仿真         􀂾 用 XST 综合(编译硬件) VHDL         􀂾 通过 VITAL 库运行时序仿真         􀂾 编写面向 RAM，FSM 等等的FPGA 优化码         􀂾 创建 RTL 码，并在Xilinx FPGA 中实现设计         􀂾 创建 VHDL 子程序；功能和程序

实验介绍

本课程配合的实验提供了创建可综合的 RTL 代码的实践基础。设计流程的方方面面都包含其中。实验阶段由学员设计、综合、行为仿真以及实现。实验阶段的重点是写代码，这是高可靠性和高性能电路基础。        实验1． 创建设计层次        实验2． 设计门级电路模型        实验3． 设计行为电路模型        实验4． 设计测试平台        实验5． 5 比特2 进制计数器和RTL验证        实验6． 状态机设计        实验7． 比较器        实验8． 算术逻辑单元        实验9． 有限状态机