课程介绍

了解如何在您的 Virtex-4 设计中利用RocketIO. 理解并利用RocketIO 收发器块的特点，如CRC，8b/10b 编码，通道绑定，时钟校正以及逗点探测。其它重点还包括调试技术，采用结构向导，综 合和实现考虑，标准兼容等。这个全面的课程将实际的动手实验与讲座学习结合在了一起。

必备条件

􀂾 Verilog 或VHDL 经验或学习过 Verilog 入门或 VHDL 入门课程         􀂾 综合和仿真经验         􀂾 FPGA 设计经验或学习过FPGA 设计基础课程         􀂾 了解高速串行 I/O 协议和标准(SONET、千兆位以太网、Infiniband 等) 更佳

课程概要

􀂾 有效利用 RocketIO 的所有特点，如CRC、通道绑定、时钟校正、逗点探测、8b/10b编码/解码、可             编程终止以及预加重         􀂾 利用控制 RocketIO 特性的RocketIO 收发器的端口和属性         􀂾 采用结构向导将 RocketIO 模块用于设计中         􀂾 采用 RocketIO，达到与高速I/O 标准的兼容性收发器

实验介绍

实验1． 8B/10B         了解如何采用 8b/10b 编码器/解码器并操纵运行不同情况。了解如何旁路8b/10b编码器/解码器。         实验2． 逗点和K 字符         了解如何采有可编程的逗点探测来将串行数据流列成一队。         实验3． 循环冗余检测         调整设计，无论是在用户模式还是光纤信道模式都采用 CRC 特点。         实验4． 时钟校正         了解如何采用时钟校正逻辑来补偿链路上收和发之间频率的不同。         实验5． 通道绑定         调整某个设计来采用 2 个收发器，绑定在一起形成一个真正的通道。         实验6． 综合和实现         了解采用结构向导来示例 RocketIO 原图，综合设计，实现设计。         实验7． Aurora 协议引擎         了解如何用 Aurora 参考设计来发送并接收数据。