课程介绍

通过学习 PCI Express 核协议基本原理，设计者将了解到 PCI Express 是如何在系统中使用。本课程重点在于 PCI Express 协议部分，通过使用 Xilinx PCI Express 核，设计者能更快更简单地完成他们的设计。同时还将逐个介绍 Xilinx PCI Express 核产品，您会立即获得 PCIExpress 核运行方面的知识。

必备条件

􀂾 全面了解 PCIe 协议（包含2 小时的复习）         􀂾 扎实的 Verilog 或 VHDL 知识         􀂾 使用常用的仿真工具（如 Mentor Graphics ModelSim 或 ISIM）的丰富经验         􀂾 Xilinx ISE? 软件的基础知识         􀂾 建议完成“性能设计”和“利用千兆位级串行 I/O 进行设计”的课程学习

课程概要

􀂾 在您的设计环境中有效利用 Xilinx PCI Express 核         􀂾 针对特定应用选择合适的 PCI 解决方案         􀂾 了解使用 Xilinx PCI Express 核的 PCI Express 规范特殊需要

实验介绍

实验 1 构建 PCIe 核：让您熟悉利用 Xilinx CORE Generator™ 软件来生成 XilinxLogiCORE™ 端                                                     点模块 + IP 的所有流程。您将为 CORE Generator 工具选择合适的参数，                                                     并创建整个实验都要使用的PCIe 核。         实验 2a 和b PCIe 核仿真：对利用 ISIM 工具进行核仿真进行了介绍。您将观察和记录链路培训的效                                                            果，并在下行端口模型仿真过程中将分组数据写端点应用。该数据会在事                                                            务模块仿真实验中再现。         实验 3 设计实现：让您熟悉将 HDL 源代码转变为比特流所需的全部步骤和推荐设置。         实验 4 战略调试：借助于流量仿真器，您可以利用 ChipScope™ Pro 工具来监控内核的行为以及端                                             点应用，以便实现正确操作之目的。         实验 5 运行应用：您将针对先前实验中实现的设计的配置空间来修改C 代码，并执行实例程序来练                                             习端点。