武汉集成电路设计工程技术有限公司（暨武汉集成电路设计工程技术研究中心）作为国家集成电路人才培养基地（武汉）的重要组成部分，依托华中科技大学雄厚的教学科研力量，承担华中地区集成电路设计、测试、工艺等方面专门技术和管理人才的培训和培养任务，为众多想要进入IC行业或想提高自己专业技能的人们，创造大量精彩的培训体验机会，特推出培训课程试听招募计划。加入本计划，
成员能享受：
1、免费获得IC相关培训课程服务。
2、与名师面对面交谈及专业的技术指导。
3、不需支付任何费用（包括专家讲师费用）。
成员应该具备的条件：
1、 从事IC设计，并期待有所提高的工程师
2、 希望从事IC设计工程师的信息大类的在校大专或大本应届毕业生（电信、电子、自动控制、光电、计算机等）
3、具备基本的电路知识（数电、模电、电路分析）
2009年5月暂定免费课程安排：
版 图 课 表
|
课程名称
|
学时
|
上 课 时 间
|
讲 师
|
|
Introduction of IC
|
2
|
2009年5月7日（15：30—17：00）
|
邹志革
|
|
Basic Concept of Layout
|
2
|
2009年5月12日（15：30—17：00）
|
邹志革
|
|
Components in CMOS Process
|
2
|
2009年5月14日（15：30—17：00）
|
邹志革
|
|
Layout and Circuit Extraction
|
2
|
2009年5月19日（15：30—17：00）
|
邹志革
|
|
Layout Extraction of Cell and Block
|
2
|
2009年5月21日（15：30—17：00）
|
邹志革
|
|
Schematic_entry
|
2
|
2009年5月26日（15：30—17：00）
|
邹志革
|
|
Design Rule
|
2
|
2009年6月2日（15：30—17：00）
|
邹志革
|
|
'Rule' for performance
|
2
|
2009年6月4日（15：30—17：00）
|
邹志革
|
|
cadence Layout tool
|
2
|
2009年6月9日（15：30—17：00）
|
邹志革
|
|
Layout Tutorial
|
2
|
2009年6月11日（15：30—17：00）
|
邹志革
|
|
Layout for Analog Circuit
|
2
|
2009年6月16日（15：30—17：00）
|
邹志革
|
|
Layout of Resistor
|
2
|
2009年6月18日（15：30—17：00）
|
邹志革
|
|
Layout of MOS Transistor
|
2
|
2009年6月23日（15：30—17：00）
|
邹志革
|
|
Layout of Capacitor
|
2
|
2009年6月25日（15：30—17：00）
|
邹志革
|
|
Analog Layout Consideration
|
2
|
2009年6月30日（15：30—17：00）
|
邹志革
|
|
Analog Cells and Macros Layout
|
2
|
2009年7月2日（15：30—17：00）
|
邹志革
|
备注：以上上课时间，如有变化（特殊情况），将另行通知！
授课师资介绍：
邹志革
说明：教室位置有限，请提前预约，预约电话 027—87611256 刘老师，该项免费课程会不定期举办，本期不能参加者可以关注www.icedu.org，下一期的时间将会在网上公布。
咨询热线：027—87611256
QQ咨询：1072920768
电子邮件：liuliu@whicc.com
联 系 人：刘老师
|
